ARM CortexA-72 プロセッサの詳細: 本当にパフォーマンスを 3.5 倍に向上できるのか?

ARM は小さな会社ですが、ARM プロセッサ キャンプ全体の中核を担っています。 AppleやQualcommなど、独自にARM互換アーキテクチャを開発できる少数の企業を除いて、MediaTekやHiSiliconなどほとんどの企業は、ARMのパブリックバージョンCortex-Aアーキテクチャライセンスを直接使用します。 ARM は 64 ビット時代から、Cortex-A57/A53 という大規模と小規模の 2 つのアーキテクチャをリリースしてきましたが、どこでも人気があるのは A53 だけです。高性能なA57コアは、携帯電話市場ではサムスンとクアルコムのみが使用しており、難産という恥辱に直面している。

このため、 ARMは今年2月にA57の後継となるCortex-A72アーキテクチャを発表し、その性能はA15の3.5倍、消費電力は75%削減されていると主張している。

当時、私たちは ARM の Cortex-A72 コアについてあまり知りませんでした。私たちが知っていたのは、A72 コアが、Samsung/Globalfoundries の 14nm や TSMC の 16nm など、新世代の FinFET プロセスを使用して製造されるということだけでした。高度なプロセスのおかげで、A72 コア周波数は 2.5GHz まで高くなります。周波数が高くなると、A72 はターゲット市場の 1 つでもあるサーバー市場で存在感を高めることができます。

ARM は最近、 Coretx-A72 コアの詳細なアーキテクチャを発表し、 Anandtech の Web サイトでも分析が行われました。 A72 アーキテクチャでどのような改善が行われたかを見てみましょう。結局のところ、A72 コアは来年の主力携帯電話/タブレットの標準になる可能性が高いです。

A72 コアの命名の由来が初めて説明されたことは特筆に値します。 Cortex-A59 のような名前を選択してみませんか? ARMは、これは純粋にマーケティング上の便宜のためだと説明した。命名が A57 と非常に似ている場合、2 つのコアの違いを見分けるのは難しくなります。人々は数字だけを見て良し悪しを判断するのでしょうか?

ARMは以前、A72コアの性能が前世代の3.5倍、消費電力が75%削減されていると宣伝していたが、これは単なる宣伝に過ぎないことを誰もが理解すべきだ。 ARM は A57 と A72 の違いを直接比較しませんでした。 2つだけ見ると、A72コアは同じ14/16nmプロセスではA57より34%しか高くなく（2.6倍から3.5倍、周波数差も考慮する必要がある）、同じ28nmプロセスでは消費電力は約20%しか削減されていない。

また、A72 コアはより高い周波数で動作できることにも注意してください。これは単なる最大周波数ではありません。以前の A57 は強力すぎたため、最高周波数を短時間しか維持できず、その後は周波数を下げる必要がありました。しかし、ARM が提供したデータによると、A72 コアは 16nm FinFET プロセスで 2.5GHz で動作しているときにわずか 750mW の電力しか消費しません。

ARM は、電力消費に加えて、A72 アーキテクチャに対しても多くの最適化を行っています。上図に示すように、整数、浮動小数点、メモリなどのパフォーマンスがさまざまな程度向上しています。詳細はまだいくつか不明ですが、IPC パフォーマンスは 16 ～ 30% 向上しています。

A57からアップグレードされたA72アーキテクチャ

ARMは、半導体設計の重要な3つの指標である性能、消費電力、コア面積において総合的な改善を行ったようだ。この成果は、ARM がほぼすべての A57 ロジック ブロックを再最適化し、新しい分岐予測ユニットや改良されたデコーダ パイプライン設計など、CPU アーキテクチャを大幅に改良した後に達成されました。

命令プリフェッチの分野では、ARM が分岐予測ユニットを再設計して、より複雑なアルゴリズムをサポートし、パフォーマンスを向上させ、消費電力、予測ミス率、投機率を削減したことがわかります。具体的には、A57 と比較して、予測ミス率が 50% 減少し、推測率が 25% 減少します。冗長分岐予測ユニットは無効になります。 ——実際の作業では、分岐予測ユニットが有効に機能しない場合はバイパスされます。

さらに、ARM はさまざまな IP ブロックをより適切に結合することで RAM 構成を最適化しました。

A72 のパイプライン設計を見ると、デコード/名前変更のパフォーマンスも向上しています。デコーダ自体は 3 命令発行デコーダですが、ARM はパフォーマンスの向上と消費電力の削減に多大な努力を払っています。パフォーマンスを向上させるために、有効なデコード帯域幅が増加し、デコーダーには AArch64 命令融合の機能強化もいくつか導入されました。さらに、ダイレクトデコードなどのさまざまな方法により消費電力が削減されます。

パフォーマンスを向上させるために最も大きな変更が行われたユニットは、ディスパッチ/リタイア ユニットのようです。デコーダーは命令を融合することができ、ARM の命令ディスパッチ ユニットはオペレーションをより小さなマイクロオペレーションに分解して実行ユニットに送信できるため、命令ディスパッチ ユニットでは 3 回の起動を 5 回の起動と同等に変換できます。これにより、デコーダーのスループットが向上し、サイクルごとに命令ディスパッチ ユニットによって作成されるマイクロオペレーションの数も増加します。

ARM によれば、A72 アーキテクチャの場合、命令あたり平均 1.08 マイクロオペレーションがあり、これにより、57 アーキテクチャで実際に制限されている命令ディスパッチ ユニットのパフォーマンスが緩和されます。

一方、実行ユニットも新しい設計になっており、新世代の FP 浮動小数点/高度な SIMD ユニットが含まれています。 FP 浮動小数点パイプラインが 9 から 6 に削減されたため、レイテンシが低くなります。

FMUL (浮動小数点乗算) のレイテンシも 5 サイクルから 3 サイクルに短縮され、FADD (浮動小数点加算) は 4 サイクルから 3 サイクルに、FMAC (浮動小数点積和演算) は 9 サイクルから 6 サイクルに、CVT ユニットは 4 サイクルから 2 サイクルに短縮されました。FP 浮動小数点ユニットのレンダリング パイプラインの長さは 19 サイクルから 16 サイクルに短縮されました。

整数部も改良されました。 Radix-16 分周器の帯域幅が 2 倍になり、CRC ユニットの遅延が 1 サイクルに短縮されました。 A57 アーキテクチャと比較すると、帯域幅が 3 倍になりました。

もう一つの大きなパフォーマンス向上は L/S ロード ストア ユニットです。ARM によると、新しいプリフェッチャーの導入により、L/S ユニットの帯域幅が 30% 増加しました。

A72 アーキテクチャの理論上の改善点は印象的です。これは、A57 アーキテクチャの革新的なアップグレードです。パフォーマンス、消費電力、コア領域のいずれにおいても、A72 は改善されています。

A57 アーキテクチャは昨年第 3 四半期に市場に投入されましたが、Samsung と Qualcomm の A57 アーキテクチャ プロセッサは現在ようやく量産され、市場に投入されたばかりであるため、A72 コアが実際に市場に投入されるまでには少なくとも 1 年はかかるでしょう。

今日頭条の青雲計画と百家曼の百+計画の受賞者、2019年百度デジタル著者オブザイヤー、百家曼テクノロジー分野最人気著者、2019年捜狗テクノロジー文化著者、2021年百家曼季刊影響力のあるクリエイターとして、2013年捜狐最優秀業界メディア人、2015年中国ニューメディア起業家コンテスト北京3位、2015年光芒体験賞、2015年中国ニューメディア起業家コンテスト決勝3位、2018年百度ダイナミック年間有力セレブなど、多数の賞を受賞しています。